JEDEC 更新 DDR5 内存标准：6800 扩展至 8800Mbps，新增PRAC方案

摘要： 台军一架反潜机训练时误射美制导弹之家月日消息协会发布最新标准旨在提高可靠性和安全性并增强性能适用于从高性能服务器到和机器学习等新兴技术在内的各种应用领域...

台军一架反潜机训练时误射美制导弹

IT之家 4 月 19 日消息，JEDEC 协会发布最新 JESD79-5C DDR5 SDRAM 标准，旨在提高可靠性和安全性并增强性能，适用于从高性能服务器到 AI 和机器学习等新兴技术在内的各种应用领域。

IT之家从*获悉，JESD79-5C DDR5 带来的主要功能特性包括：

将标准时序参数定义从 6800 Mbps 扩展到 8800 Mbps

将 DRAM 内核时序和 Tx / Rx AC 时序扩展至 8800 Mbps，而之前版本最高仅支持 6400 时序参数和最多 7200 个 DRAM 内核时序的部分片段

引入自刷新退出时钟同步（Self-Refresh Exit Clock Sync）以优化 I / O 训练

纳入双芯片封装 (DDP) 时序

为解决安全问题，弃用部分阵列自刷新 (PASR)

JEDEC JC-42 *员会主席 Christopher Cox 指出，“ PRAC 是一种有助于确保 DRAM 数据完整性的综合解决方案，作为 DDR5 更新的一个组成部分。我们正在努力将此功能纳入 JEDEC 内其他 DRAM 产品系列” 。

据介绍，PRAC 即逐行激活计数（Per-Row Activation Counting），旨在改善 DRAM 数据完整性，PRAC 可按字行粒度精确计算 DRAM 激活次数。当支持 PRAC 的 DRAM 检测到激活次数过多时，它就会提醒系统暂停流量并指定时间采取缓解措施。